AuroraMiddleware/glibc
1
0
Fork 0
mirror of https://sourceware.org/git/glibc.git synced 2025-01-16 13:44:14 +00:00
Code Issues Packages Projects Releases Wiki Activity

LoongArch: Unify Register Names.

Browse Source
This commit is contained in:
caiyinyu 2023-10-20 09:20:02 +08:00
parent 2bd0017988
commit 83e9576d41
2 changed files with 19 additions and 19 deletions
Show Stats Download Patch File Download Diff File Expand all files Collapse all files

20
sysdeps/loongarch/__longjmp.S
View File

@ -43,18 +43,18 @@ ENTRY (__longjmp)
REG_L s8, a0, 12*SZREG REG_L s8, a0, 12*SZREG
#ifndef __loongarch_soft_float #ifndef __loongarch_soft_float
FREG_L $f24, a0, 13*SZREG + 0*SZFREG FREG_L fs0, a0, 13*SZREG + 0*SZFREG
FREG_L $f25, a0, 13*SZREG + 1*SZFREG FREG_L fs1, a0, 13*SZREG + 1*SZFREG
FREG_L $f26, a0, 13*SZREG + 2*SZFREG FREG_L fs2, a0, 13*SZREG + 2*SZFREG
FREG_L $f27, a0, 13*SZREG + 3*SZFREG FREG_L fs3, a0, 13*SZREG + 3*SZFREG
FREG_L $f28, a0, 13*SZREG + 4*SZFREG FREG_L fs4, a0, 13*SZREG + 4*SZFREG
FREG_L $f29, a0, 13*SZREG + 5*SZFREG FREG_L fs5, a0, 13*SZREG + 5*SZFREG
FREG_L $f30, a0, 13*SZREG + 6*SZFREG FREG_L fs6, a0, 13*SZREG + 6*SZFREG
FREG_L $f31, a0, 13*SZREG + 7*SZFREG FREG_L fs7, a0, 13*SZREG + 7*SZFREG
#endif #endif
sltui a0,a1,1 sltui a0, a1, 1
ADD a0, a0, a1 # a0 = (a1 == 0) ? 1 : a1 ADD a0, a0, a1 # a0 = (a1 == 0) ? 1 : a1
jirl zero,ra,0 jirl zero, ra, 0
END (__longjmp) END (__longjmp)

18
sysdeps/loongarch/setjmp.S
View File

@ -52,19 +52,19 @@ ENTRY (__sigsetjmp)
REG_S s8, a0, 12*SZREG REG_S s8, a0, 12*SZREG
#ifndef __loongarch_soft_float #ifndef __loongarch_soft_float
FREG_S $f24, a0, 13*SZREG + 0*SZFREG FREG_S fs0, a0, 13*SZREG + 0*SZFREG
FREG_S $f25, a0, 13*SZREG + 1*SZFREG FREG_S fs1, a0, 13*SZREG + 1*SZFREG
FREG_S $f26, a0, 13*SZREG + 2*SZFREG FREG_S fs2, a0, 13*SZREG + 2*SZFREG
FREG_S $f27, a0, 13*SZREG + 3*SZFREG FREG_S fs3, a0, 13*SZREG + 3*SZFREG
FREG_S $f28, a0, 13*SZREG + 4*SZFREG FREG_S fs4, a0, 13*SZREG + 4*SZFREG
FREG_S $f29, a0, 13*SZREG + 5*SZFREG FREG_S fs5, a0, 13*SZREG + 5*SZFREG
FREG_S $f30, a0, 13*SZREG + 6*SZFREG FREG_S fs6, a0, 13*SZREG + 6*SZFREG
FREG_S $f31, a0, 13*SZREG + 7*SZFREG FREG_S fs7, a0, 13*SZREG + 7*SZFREG
#endif #endif
#if !IS_IN (libc) && IS_IN(rtld) #if !IS_IN (libc) && IS_IN(rtld)
li.w v0, 0 li.w v0, 0
jirl zero,ra,0 jirl zero, ra, 0
#else #else
b __sigjmp_save b __sigjmp_save
#endif #endif